Электроника. Курс лекций - часть 9

 E

к

=5В

R

0

R

1

R

3

      Д

X

1

        U

бэ2

F

X

2

U

вых

=Е

к

-U

R1

-U

д.кр.

-U

бэ2

=5-0,7-0,7-0,016=3,5843,6=1



=100

I

Э2

=I

н



1mA  R

Н1

=3,6kOm

Если R

Н2

=1,2kOm  8mA  I

K1

=20mkA

U

вых

=3,568В

т.е. U

вых

 почти не зависит от нагрузки.

Т.е. имеет место стабилизации U

вых

Е

к

=5B

R

0

R

1

R

3

Д

T

2

X

1

= X

2

=0,2В

0,7В

0,2В

X

1

      МЭТ

T

1

   F

   

X

2

T

3

R

2

 U

бэ3

R

3

т.е. эта часть схемы отсутствует.

T

3

U

вых

=U

кэ3

=U

кн

=0,2В=U(0)

U

кэ1

=U

кн

=0,2В

U

в

=0,9В

0,7В=U

д

+U

бэ2

Кроме логических состояний «0» и «1» было введено и третье состояние 

– так называемое Z-состояние. Появилось, когда разработали архитектуру с 
общей шиной.

Лог. «0»  0,2В

Лог. «1»  3,6В

При коротком замыкании все это сгорает.

R

2



U

вых

 - состояние «0» на выходе

R

3



0

R

2



0

U

вых

 - состояние «1» на выходе

R

3



Нет угрозы к/з:

R

2

=

U

вых

- состояние Z на выходе 

R

3

=

Е

к

=5B

R

0

R

1

R

3

Д

1

0,9В

T

2

X

1

          МЭТ

T

1

   F

   

X

2

T

3

   0,2В      Д

2

    0,7В

R

2

    

X

y

    T

y

Эта схема позволяет создать 3 элемента на выходе.

Пусть X

y 

– логический «0», тогда T

y

 закрыт. И этот элемент ведет себя 

аналогично предыдущему, и на выходе у него 2 состояния.

Если X

y 

– логическая «1», то T

y

 открыт и насыщен.

U

Д2

=0,7В.

Но когда на один из входов подается 0,2В транзисторы Т

1

 и Т

3

 закрыты.

Элемент с открытым коллектором.

Е

к

=5B         15В

R

0

R

1

X

1

      МЭТ

T

1

   

X

2

T

3

   U

вых

R

2

Фактически это ключ:

ЭСЛ – эмиттерно-связанная логика.
ТЛЭС – транзисторная логика со связанным эмиттером.
ПТТЛ – транзисторная логика на переключателях тока.ъ

 Е

к

- дифференциальный
каскад или переключатель
тока.

         R

K1

       R

K2

     U

вых1.

U

вых2.

     U

вх.

       T

1

T

2

U

опорное

I

Э1

         I

Э2

     R

э

      I

э

I

э

=I

э1

+I

э2

=const

U

вых1

  T

1

 - акт.

Т

2

-отсечки

Т

2

-отсечки

U

вых2

  Т

2

 – акт.

Т

1

-акт.

Т

1

-насыщение

     

Е

к

  А

С

Т

1

-отсечки

Т

2

 – акт.

О

   В

Д

   U(0)   U(1)

    E

U

вх

         U



U0,150,4Внизкая 

помехоустойчивость.

Е

к

 R

k1

R

k2

“ИЛИ”

U

вых1

«ИЛИ-НЕ

U

вых2

 (F

2

)

Т

3

Т

1

     Т

2

  U

оп

  I

э1

I

э2

X

2

     X

1

R

э

I

э

X

1

X

2

F

1

F

2

0

0

1

0

0

1

0

1

1

0

0

1

1

1

0

1

U

вх

U

вых

 U(1)

вых

U(0)

вых

  U

сдвига.

U(1)

вх

 U(0)

вх.

Схема со сдвигом:

    E

k

   R

k1

R

k2

         R

3

  T

5

T

4

F

1

U

бэ

   

T

3

 T

1

      T

2

  F

2

      R

1

  R

4

  R

2

 X

2

X

1

R

7

Вывод:

Очень высокое быстродействие t

задержки

=25нс. t

min задержки

=0,75нс; очень низкая 

помехоустойчивость; высокая потребляемая мощность.

МОП-логика (кМОПТЛ).

 Е

с

X

1

X

2

F

0

0

1

Т

3

0

1

0

1

0

0

Т

4

1

1

0

F

"ИЛИ-НЕ"

       T

2

X

2

U

вх

(0)<U

порог.

T

1

(тр. закрыт)

X

1

U

вх

(1)>U

порог.

(тр. открыт)

X

1

X

2

F

Е

с

0

0

1

0

1

1

        Т

3

Т

4

1

0

1

1

1

0

F

"И-НЕ"

X

2

T

2

Когда на входах

нули Т

1

 и Т

2

 закрыты,а

X

1

T

1

Т

3

 и Т

4

 открыты.

"-": сравнительно низкое быстродействие.
"+": малая потребляемая мощность, высокая плотность, низкая 

стоимость, высокая помехоустойчивость, некритичность к питающему 
напряжению (U=612B).

Сравнительная таблица.

кМОПТЛ

ТТЛ

ЭСЛ

1.Быстродействие
2.Помехоустойчивость
3.Стоимость
4.Потребляемая мощность

Триггеры

Триггер – электронное устройство с ПОС, которое может неограниченно долго
находится в одном из двух состояний устойчивого равновесия и переходить из
одного состояния в другое скачком под воздействием управляющего сигнала.

вход

1

Т

0

триггеры

одноступенчатые

двухступенчатые

асинхронные

синхронные

синхронные    

асинхронные

потенциальные

импульсные

со счетным

с раздельным

(прозрачные)

(динамич., flip-flop) входом

входом

Разреш.

Разреш.

по 

по 

уровень 1

уровень 2

со счетным входом

с раздельным входом

Счетный вход предполагает 1 вход, подача на который управляющего сигнала
переводит триггер в противоположное состояние
Раздельные входы имеют вход для установки триггера в 1 и вход для сброса
триггера в 0.
Имеется вход Р, явл-ся Q.
Запрещенное состояние P=Q.
По функциональному принципу:
-

RS

-

D

-

T

-

JK

RS – триггер на ЛЭ

R

     1

Q

      1

   2

     2

P

S

R

S

1

2

Q

P

0

0

Q

t-1

P

t-1

0

1

1

0

1

0

0

1

1

1

0

0

запрещенное состояние

 S     T

Q

 R

P

Асинхронный RS-триггер

1

     

2

     

1

2



S



R

Q

P

0

0

1

1

0

1

1

0

1

0

0

1

1

1

Q

t-1

P

t-1

t

перекл

=2t

зср

 S     T

Q

  R

P

упр-й уровень 0 (а не инверсия)

1

      

  

С

2

      

  

С

S

R

Q

P

0

0

0

Q

t-1

P

t-1

0

0

1

---

---

0

1

0

---

---

0

1

1

---

---

1

0

0

---

---

1

0

1

0

1

1

1

0

1

0

1

1

1

1

1

t

перекл

=3*t

зср

 S     T

Q

 C
 R

P

T-триггер
Триггер со счетным входом

 T

Q

T

P

Делитель на 2
Работа Т-триггера в хар-ком уравнении:
Q

t

=Q

t-1

*T*V*Q

t-1

*T

Для RS-триггера на ИЛИ-НЕ:
Q

t

=S

t

*V*R

t

*Q

t-1

Для синхронного RS-триггера:
Q

t

=S

t

*C*V*R

t

*C*Q

t-1

T-триггер может быть синхронным
Т и С – взаимозаменяемые
Делают входы S и R



S     T



R

Д - триггер
Триггер задержки

С

        T

Q

 

Д

 

P