Главная Учебники - Разные Лекции (разные) - часть 65
Министерство
науки, высшей
школы и технической
политики Российской
Федерации.
Новосибирский
Государственный
Технический
Университет.
Расчётно-графическая
работа по
схемотехнике.
Синтез
цифрового
конечного
автомата Мили.
Вариант
№3.
Факультет:
АВТ.
Кафедра:
АСУ.
Группа:
А-513.
Студент:
Борзов
Андрей Николаевич.
Преподаватель:
Машуков
Юрий Матвеевич.
Дата:
20
мая 1997 года.
Новосибирск
– 1997. Построение
графа конечного
автомата. Для
заданного
графа составить
таблицу переходов
и таблицу выходов. Составляется
таблица возбуждения
памяти автомата. Синтезируется
комбинационная
схема автомата. Составить
полную логическую
схему автомата
на указанном
наборе элементов
или базисе. Составить
электрическую
схему на выбранном
наборе интегральных
микросхем. RS
- триггер. Базис
LOGO
(ЛОГО). Вершина
графа a1 a2 a3 a4 Сигнал Zi Wj Zi Wj Zi Wj Zi Wj Дуга
из вершины 1234 1234 1234 1234 1234 1234 1234 1234 Соответствующие
дугам индексы
сигналов 0024 0034 2014 2013 0032 0042 0400 0100 Z2W2
Z4W4 Z1W1 Z2W3
Z4W3
Z4W1 Z3W4
a3 a4 Z2W2 a(t+1)=d[a(t);
z(t)] Сост.
вх. a1 a2 a3 a4 Z1 ѕ a3 ѕ ѕ Z2 a3 a1 a4 ѕ Z3 ѕ ѕ a3 ѕ Z4 a4 a4 ѕ a2 W(t)=l[a(t);
z(t)] Сост.
вх. a1 a2 a3 a4 Z1 ѕ W1 ѕ ѕ Z2 W3 W2 W2 ѕ Z3 ѕ ѕ W4 ѕ Z4 W4 W3 ѕ W1 Для
этого используем
K=4 [ak]
P=4 [Zi]
S=4 [Wj] Определяем
число элементов
памяти: r
і
log2K
=
2 Число
разрядов входной
шины: n
і
log2P
=
2 Число
разрядов выходной
шины: m
і
log2S
=
2 Внутреннее
состояние Входные
шины Выходные
шины a1= 00 Z1= 00 W1= 00 a2= 01 Z2= 01 W2= 01 a3= 10 Z3= 10 W3= 10 a4= 11 Z4= 11 W4= 11 Q1Q2 x1x2 y1y2
Td x1x2Q1Q2 00 01 10 11 00 ѕ 10 ѕ ѕ 01 10 00 11 ѕ 10 ѕ ѕ 10 ѕ 11 11 11 ѕ 01
Tl x1x2Q1Q2 00 01 10 11 00 ѕ 00 ѕ ѕ 01 10 01 01 ѕ 10 ѕ ѕ 11 ѕ 11 11 10 ѕ 00
Минимизируем
уравнения (1)
и (2). 00 01 11 10 X X X X X 10 X 00 01 11 10 X X X 11 X X 10 X вх.
сигн Q1 0 Q2 0 Q1 0 Q2 1 Q1 1 Q2 0 Q1 1 Q2 1 x1,x2 R1 S1 R2 S2 R1 S1 R2 S2 R1 S1 R2 S2 R1 S1 R2 S2 0 1 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 0 x1x2Q1Q2 00 01 11 10 00 X 11 1 10 x1x2Q1Q2 00 01 11 10 1 01 X 1 11 10 X x1x2Q1Q2 00 01 11 10 1 1 X 11 1 1 10 X x1x2Q1Q2 00 01 11 10 1 11 1 X X 10
|